Шапка

13.13 Фазовая автоподстройка

==955

13.13.1 Введение в фазовую автоподстройку

Фазовая автоподстройка частоты или ФАПЧ - интересный и полезный электронный блок, доступный как в виде отдельного компонента, так и в составе более сложных микросхем. Содержит фазовый детектор, усилитель и генератор, управляемый напряжением , и сделан по смешанной цифро-аналоговой технологии ( называемой ещё «техникой смешанных сигналов» ). В число приложений входят синтез частоты, получение и восстановление несущей, декодирование тональных посылок, AM, FM и прочих модулированных сигналов.

==956

В прежние времена распространение PLL сдерживалось сложностью конструкции и ненадёжностью работы. По мере появления недорогих и удобных схем автоподстройки в интегральном исполнении исчез первый барьер, а правильный подход к проектированию превратил PLL в столь же обычный элемент, как и D-триггер.

Классическая конфигурация показана на рис. 13.85 . Фазовый детектор сравнивает две частоты, создавая сигнал, пропорциональный разности их фаз. Когда речь идёт о разных частотах, на выходе детектора присутствует периодический сигнал с разностной частотой. Если \( f_{in}\) не равна \( f_{VCO}\) , сигнал фазовой ошибки после фильтрации и усиления используется для коррекции частоты VCO в направлении \( f_{in}\) . Если параметры правильные ( подробнее об этом чуть позднее ), VCO быстро «захватывает» \( f_{in}\) , сохраняя определённое соотношение фаз между двумя сигналами.

Рис. 13.85 Фазовая автоподстройка частоты

В этот момент на отфильтрованном входе фазового детектора присутствует постоянный сигнал, пропорциональный входной частоте. Очевидное применение - детектирование тона ( используется в телефонии ) и демодуляция FM сигнала. Выход VCO - частота, равная входной, возможно, зашумлённой \( f_{in}\) , и может использоваться в качестве чистой локальной копии. Причём на выходе VCO может быть треугольный сигнал, синусоидальный или какой-либо иной, т.е. это удобный способ получения сигнала произвольной формы, синхронизированного с заданным.

Одной из самых распространённых схем использования PLL является создание частоты, кратной «по-модулю-n» опорной \( f_{in}\) . Это идеальный способ создания тактовой частоты для интегрирующих АЦП ( двойного интегрирования и уравновешивания заряда ), где в качестве опорной выступает частота питающей сети. Данный способ позволяет улучшить подавление сетевой наводки и её гармоник. Так же строятся синтезаторы частот.

==957

13.13.2 Компоненты схемы фазовой автоподстройки

13.13.2.A Фазовый детектор

Начнём рассмотрение с фазового детектора. Есть два основных типа, часто называемых «тип I» и «тип II».

Фазовый детектор типа I
Применяется как для аналоговых, так и для цифровых сигналов и выполняет простое перемножение входных сигналов. Для цифровых сигналов используется простая схема «ИСКЛЮЧАЮЩЕЕ-ИЛИ» ( рис. 13.86 ). После ФНЧ зависимость выходного сигнала от разности фаз напоминает треугольный сигнал. На рисунке показана временная диаграмма для скважности входных импульсов 50% . Для аналоговых сигналов в качестве типа I выступает линейный умножитель ( называемый также «четырёхквадрантным умножителем» или «балансным смесителем» ) [* см. рис. 8.116 на стр. 575 ] . Его характеристики аналогичны цифровому фазовому детектору на логическом элементе XOR. Фазовые детекторы с высокой степенью линейности - обязательный элемент схемы синхронного детектирования .

Рис. 13.86 Фазовый детектор на элементе «ИСКЛЮЧАЮЩЕЕ-ИЛИ» ( тип I )
Рис. 13.87 Фазовый детектор, чувствительный к опережению/отставанию фронтов сигналов ( тип II )

Фазовый детектор типа II
Чисто цифровое устройство, реагирующее на фронты входных сигналов. Он чувствует только относительное время между фронтами входного сигнала и выхода VCO ( рис. 13.87 ). Компаратор фазы выдаёт только импульсы опережения, если фронт от VCO приходит раньше опорного сигнала, или импульсы задержки, если фронт от VCO приходит позже фронта опорного сигнала. Ширина импульсов равна задержке между появлением фронтов. Выходной каскад принимает или отдаёт ток в активной фазе импульса и находится в третьем состоянии остальное время, создавая сигнал, пропорциональый средней разнице фаз ( рис. 13.88 ). Такая схема, в отличие от типа I, совершенно нечувствительна к скважности входных импульсов.

Рис. 13.88 Выход фазового детектора типа II

Тип II характеризуется отсутствием выходных импульсов при нулевой разнице фаз сигналов ( состояние синхронизации ). Это также означает и отсутствие пульсаций на выходе. Такие пульсации свойственны типу I и приводят к постоянному изменению взаимного расположения фронтов. Отдавая должное типу II, стоит отметить, что у него есть ещё одна приятная особенность: он создаёт постоянное напряжение, показывающее знак разницы фаз ( рис. 13.89 , 13.90 и 13.91 ). По этой причине, его иногда называют фазо-частотным детектором - PFD . Скоро будет показано, как это помогает процессу захвата в PLL.

Рис. 13.89 Фазовый детектор типа II создаёт усреднённый постоянный выходной сигнал, показывающий знак разницы частот

Рис. 13.90 Выходной сигнал детектора типа II при большой разнице входных частот. Два входных сигнала ( верхние лучи ) вызывают появление выходного сигнала фазового детектора ( третий луч ) который нагружен на среднюю точку делителя 10 kΩ + 10 kΩ ( +2.5 V ). Нижний луч показывает картину для обратного соотношения частот ( входной и опорный сигналы поменяны местами ). По горизонтали 1 ms/div
Рис. 13.91 Для сравнения, реакция фазового детектора типа I (XOR ) на набор сигналов с рис. 13.90 . На выходе получается безумный сигнал, мечущийся между уровнями питания, с постоянной составляющей в районе \( V_{CC}\)/2. По горизонтали 0.4 ms/div

Классическая схема PLL 74HC4046, которая включает и генератор, и фазовый детектор, даёт возможность выбрать тип детектора ( внутри есть оба ). Приведём их свойства:

==958

Type II

Type I edge triggered Parameter exclusive-OR (“charge pump”) Input duty cycle 50\text% optimum Irrelevant Lock on harmonic? Yes No Rejection of noise Good Poor Residual ripple at 2/IN High Low Lock range (L) Full VCO range Full VCO range Capture range /L(/ < 1 ) L Output frequency /center fmin when out of lock

Есть ещё одно различие двух типов. Первый всегда имеет на выходе сигнал, который необходимо фильтровать ( об этом далее ). Поэтому PLL с фазовым детектором типа I в петле обратной связи всегда есть ФНЧ, который чуть сглаживает выходные логические сигналы. Т.е. на выходе всегда имеются пульсации, ведущие к постоянному изменению фазы в петле обратной связи. В схемах, где PLL используется для синтеза частот, данное явление вызывает к жизни «боковую полосу модуляции фазы» в выходном сигнале.

Фазовый детектор типа II выдаёт на выход импульсы, только если есть разница фаз между опорным сигналом и частотой VCO. Так как всё остальное время выход находится в третьем состоянии, конденсатор фильтра обратной связи хранит управляющее напряжение для VCO. Если его частота уйдёт, фазовый детектор выдаст серию коротких импульсов. зарядит ( или разрядит ) конденсатор до нужного управляющего напряжения и вернёт VCO в режим синхронизации. Так работает интегратор фазовой ошибки.

«Мёртвая зона» и «скольжение частоты»

Постоянной проблемой первых PLL, использующих детектор типа II, была проблема мёртвой зоны. Околонулевая разность фаз порождала столь малые коррекционные импульсы, что цепь обратной связи начинала «гулять» ( качаться вперёд-назад ), вызывая модуляцию фазы или «джиттер» . Это явление усугубляется эффектами емкостной нагрузки на выходе фазового детектора. Для применений, требующих чистого стабильного сигнала ( сотовой связи, приёмников, синтезаторов частоты ) - это серьёзная проблема. Решением, которое сейчас используется почти повсеместно, стало создание зоны перекрытия зарядных и разрядных выходных импульсов. Чтобы это стало возможно, требуется переделка фазового детектора: он должен выдавать импульсы тока, а не напряжения.

==959

Как решается такая задача показывает схема 13.92 . Источник или приёмник тока включается первым пришедшим возрастающим фронтом, безразлично, опорного сигнала или VCO, и не выключается до тех пор, пока не закончится жёстко заданный минимальный интервал времени. Такая схема противодействия «скольжению частоты» гарантирует, что выходные импульсы никогда не пропадают. Когда два сигнала точно «в фазе» ( произошла синхронизация ), оба токовых импульса имеют заданную минимальную длительность ( ∼15 ns для 74HCT9046 - улучшенной версии 74HC4046 ) и противоположный знак, полностью взаимно компенсируясь ( рис. 13.93 ). Как только появляется рассогласование, возникает и разбалансировка импульсов. Такое линейное поведение схемы в области нуля решает проблему, причём емкостная нагрузка только помогает, работая в качестве интегратора.

Рис. 13.92 Улучшенный вариант фазового детектора типа II ( показана микросхема 74HCT9046 ), в котором ключи заменены источниками тока, что позволяет за счёт перекрытия импульсов избавиться от мёртвой зоны и скольжения частоты
Рис. 13.93 Зарядные и разрядные токовые импульсы схемы 13.92 . Импульсы шириной 15 ns создаются цепью защиты от «скольжения»

Простой способ подавить болтанку вблизи нуля - просто поставить резистор большого номинала параллельно конденсатору фильтра ( \( C_2\) на схеме 13.87 ), который выведет рабочую область обратной связи из мёртвой зоны. Заплатить придётся постоянным ненулевым сдвигом фаз, причём не слишком предсказуемым, но, по крайней мере, не будет джиттера.

13.13.2.B Генератор, управляемый напряжением

Обязательным компонентом PLL является генератор, управляемый напряжением ( VCO ) , чья частота управляется сигналом с фазового детектора. Такие устройства обсуждались в Части _7 ( §7.1.4.D и §7.1.5.D ) и очень скоро встретятся в примерах схем PLL. На данный момент будет достаточно простого RC генератора, управляемого напряжением на ’4046 и её преемниках ( рис. 13.94 ).

Рис. 13.94 RC генератор, управляемый напряжением и используемый в классической схеме PLL ’4046. Выходная частота примерно пропорциональна току управления \( I_{osc} \) , который заряжает внешний конденсатор \( C_1 \) попеременно через один или другой p-МОП ключ

Работает схема просто. Выход триггера через n-МОП ключ удерживает один из выводов внешнего времязадающего конденсатора \( C_1 \) на уровне земли. Тем временем ток \( I_{osc} \) заряжает \( C_1 \) через p-МОП ключ другого плеча. Когда напряжение на конденсаторе превысит логический порог инвертора ( около 1.1V ), схема инвертирует потенциалы на выводах конденсатора. На рис. 13.95 показана временная диаграмма этого процесса для ’4046 при питании +3.3 V с \( C_1 \) =10 nF и \( I_{osc} \) =0.85 mA . Отметим, что каждый цикл начинается на уровне приблизительно –0.7 V ( прямом падении напряжения на ограничительном диоде ), когда положительно заряженная обкладка конденсатора закорачивается на землю.

Рис. 13.95 Формы сигналов в различных точках генератора 74HC4046 для \( V_{CC}\)=3.3 V . При питании 5V линейный подъём начинается с того же уровня, но заканчивается на 0.2 V выше. По горизонтали 10 μs/div

==960

В PLL часто требуется ограничить диапазон перестройки генератора, чтобы он работал в некоторой полосе с центром на желаемой частоте. Например, PLL в радиоприёмнике требует перестройки в диапазоне ±10 MHz с центральной частотой ∼100 MHz . Дальше встретится пример генератора с очень узким диапазоном перестройки ( до ±0.01% ) - управляемый напряжением кварцевый генератор . В ’4046 такое ограничение получить достаточно просто с помощью пары резисторов ( рис. 13.96 ). \(R_1\) отвечает за диапазон перестройки ( \( f_{max}-f_{min}\) ) , а \(R_2\) устанавливает минимальную частоту. В предложенной схеме \(Q_1\) работает как управляемая нагрузка для токового зеркала на p-МОП транзисторах, задающая зарядный ток \( I_{osc} \) .

Рис. 13.96 Задание начальной частоты и диапазона перестройки с помощью управляющего потенциала относительно земли для классической высоковольтовой схемы VCO CD4046. В 74HC4046 для управления токами через \(R_1\) и \(R_2\) используется ОУ

Хватит теории. Рассмотрим схемы PLL со встроенным генератором и без него. Для начала поиграем с новым товарищем - ’4046. Следует помнить, что PLL и их VCO не ограничиваются экземплярами, работающими на частотах в десятки мегагерц. На самом деле правильнее было бы говорить, что большинство таких схем работает в диапазоне сотен-тысяч мегагерц. На таких частотах времязадающие RC цепи уже не работают. Вместо них используют LC контуры с настройкой с помощью конденсатора, управляемого напряжением - варактора, или кольцевого генератора ( цепочки инверторов ), которые регулируются уровнем рабочего тока . Встречаются более экзотические техники: резонаторы на поверхностных акустических волнах ( ПАВ) [* в данном случае «акустические» означает неэлектрическую природу процесса: речь идёт о механических колебаниях на частотах, лежащих далеко за пределами слышимого диапазона ] и микроэлектромеханические системы ( МЕМС) . VCO не обязаны иметь линейную зависимость частоты от управляющего напряжения, но сильная нелинейность ведёт к изменению петлевого усиления с изменением частоты ( об этом ниже ), что плохо сказывается на устойчивости.

13.13.3 Конструкции PLL

13.13.3.A Замыкаем петлю управления

Фазовый детектор даёт сигнал ошибки сообразно с разницей фаз между опорным входом и сигналом с генератора. VCO позволяет управлять частотой с помощью напряжения. Задача выглядит тривиально: выбирается петлевое усиление и замыкается цепь обратной связи. Всё как в обычном операционном усилителе с обратной связью.

Но есть одно базовое различие. Ранее величина, подстраиваемая обратной связью, была тем самым сигналом ошибки на входе, который воздействовал на работу схемы, или как минимум была ему пропорциональна. Например, в усилителе напряжения измеряется сигнал на выходе и соответственно подстраивается сигнал на входе. Но в PLL имеется операция интегрирования: измеряется фаза, а изменяется частота. Фаза - это интеграл частоты. Другими словами, в цепи обратной связи появляется запаздывание по фазе на 90° .

Интегратор в цепи обратной связи имеет важное следствие: дополнительное запаздывание на 90° на частоте единичного усиления может вызвать генерацию. Простым решением будет исключение любых источников запаздывания фазы вблизи частоты единичного усиления. В конце концов, операционные усилители работают с таким сдвигом в большей части своего рабочего диапазона, и всё работает очень хорошо. Это один из подходов, который ведёт к схеме, носящей название «петля обратной связи первого порядка». Выглядит она как показанная ранее схема PLL с исключённым фильтром низких частот.

Такой метод находит применение, но не может работать как инерционное звено и сглаживать с помощью VCO шум и колебания управляющего сигнала. Кроме того, петля первого порядка не поддерживает фиксированного соотношения фаз между опорным сигналом и выходом VCO, потому что выход фазового детектора заводится непосредственно на генератор. Цепь «второго порядка» имеет в своём составе дополнительный ФНЧ ( как на предыдущих схемах ), который необходимо тщательно рассчитывать, чтобы не допустить появления неустойчивости. Такая схема приобретает «инерцию», сокращает «диапазон захвата» и удлиняет время захвата. Фазовый детектор типа II и цепь второго порядка гарантирует захват при нулевой разности фаз опорного сигнала и выхода VCO. Объяснения этому факту последуют чуть позднее. Петля второго рода используется повсеместно, потому что обычным требованием к PLL является отсутствие фазового шума и наличие эффекта «памяти» или инерции. Петля второго порядка позволяет иметь большое усиление на низких частотах, что позволяет получить высокую стабильность ( по аналогии с большим петлевым усилением в обычном усилителе с обратной связью ). Стоит познакомиться с предметом поближе, иллюстрируя идеи примерами разработок.

==961

13.13.4 Пример разработки: умножитель частоты

Получение частоты, кратной входной, - одна из наиболее распространённых задач для PLL. Решается она синтезаторами частот, на выходе которых создаётся частота в n раз большая, чем стабильный низкочастотный сигнал ( например, 1 Hz ), причём n устанавливается цифровым способом. В результате получается универсальный источник сигнала, управляемый через цифровой интерфейс. В повседневной жизни PLL используется для получения тактовой частоты, кратной опорному источнику, уже имеющемуся в приборе. Предположим, например, что требуется тактовый сигнал 61440 Hz для АЦП двойного преобразования. Такая частота позволит выполнять 7.5 измерений в секунду, имея восходящую ветвь длительностью 4096 тактов ( напоминаем, что в двойном интегрировании сначала идёт зарядка за фиксированное время, а затем разрядка фиксированным током ) и длительность нисходящей - разрядка полной шкалы - до 4096 тактов. Уникальное достоинство PLL состоит в том, что 61440 Hz можно синхронизировать с частотой силовой сети 60 Hz ( 61440 = 60×1024 ), что позволит очень эффективно ослаблять сетевые 60-герцовые наводки, которые имеются на входе любого конвертора, см. тему в §13.8.4 .

Начнём со стандартной схемы PLL с делителем «по-модулю-n» между выходом VCO и входом фазового детектора ( рис. 13.97 ). На схеме имеются индивидуальные обозначения коэффициентов усиления каждого элемента устройства. Они требуются для расчёта устойчивости схемы. Особо подчеркнём, что фазовый детектор преобразует фазу в напряжение, а VCO преобразует напряжение в производную фазы по времени ( частоту ). Т.е. VCO является интегратором, а нижняя часть блок-схемы имеет в качестве переменной фазу. Фиксированное изменение напряжения на входе VCO вызывает линейное изменение фазы на его выходе. ФНЧ и делитель «по-модулю-n» имеют безразмерные коэффициенты усиления.

Рис. 13.97 Блок-схема умножителя частоты

13.13.4.A Устойчивость и сдвиг фазы

Основное условие стабильности PLL второго порядка показано на графике петлевого усиления - диаграмме Боде ( рис. 13.98 ). VCO представляет собой интегратор с передаточной характеристикой 1/\( f \) и запаздыванием фазы 90° ( т.е. отклик пропорционален 1/( \(jω\) ) , как в случае источника тока, нагруженного на конденсатор ). Чтобы иметь приличный запас по фазе ( разницу между 180° и сдвигом фазы в петле обратной связи на частоте единичного усиления ), в фильтре нижних частот есть дополнительный резистор последовательно с конденсатором, чтобы прекратить [* уменьшить] спад на некоторой частоте ( такую точку называют «нулём» функции ). Комбинация двух таких характеристик имеет результатом показанный график усиления с обратной связью. До тех пор, пока петлевое усиление падает со скоростью 6 dB/octave в окрестности частоты единичного усиления, цепь обратной связи будет устойчива. Этим будет заниматься ФНЧ, если параметры схемы выбраны правильно ( методика такая же, как с коррекцией ОУ ). Процесс объясняется в следующем параграфе.

Рис. 13.98 Диаграммы Боде для схемы фазовой автоподстройки

==962

13.13.4.B Расчёт усиления в петле обратной связи

На рис. 13.99 показана схема синтезатора частоты 61440 kHz . Фазовый детектор и VCO входят в состав КМОП ИМС ’HC4046. Здесь использован фазовый детектор, чувствительный к фронту сигнала - тип II ( в ’HC4046 есть оба типа ). Выходной сигнал идёт с пары КМОП транзисторов, выдающих сигнал полного размаха питания. Это настоящий выход с тремя состояниями. Он находится в обрыве всё время, когда не выдаёт импульс фазовой ошибки.

Рис 13.99 Использование PLL для синтеза частоты, кратной 60 Hz силовой сети. В качестве микросхемы фазовой автоподстройки используется CD74HC4046A фирмы TI

VCO позволяет установить граничные частоты, соответствующие управляющим уровням нуля и \( V_{DD}\) . Для этого используются \(R_1, R_2\) и \( C_1 \) ( см. схему 13.99 ). Исходные номиналы взяты в соответствии с рекомендациями в справочных данных, проверены ( и подправлены! ) в ходе наладки, см. замечания о «жизненных реалиях» в §13.13.4.E .
Замечание: ’4046 «знаменит» высокой требовательностью к стабильности питания, см. графики в паспортных данных. Все остальные действия особенностей не имеют.

После завершения выбора диапазона VCO требуется настройка фильтра нижних частот. Это критически важная задача. Авторы начали расписывать выражение для петлевого усиления как на врезки «Расчёт усиления PLL», разбирая каждый компонент ( рис. 13.97 ). Особо доставила необходимость учёта единиц изменения: здесь важно не путать \( f \) и \(ω\) или ( что ещё хуже ) герцы и килогерцы. Выбор компонентов генератора, коэффициентов деления и уровней питания нужен для определения единственной итоговой величины - коэффициента усиления фильтра в цепи обратной связи KF . Для расчёта было выписано общее усиление с учётом того, что VCO - интегратор. \[ φ_{out}= \int V_2K_{VCO}dt. \]

Петлевое усиление в итоге выглядит так: \[ \begin{align*} Loop\text_gain &=K_PK_F\frac{K_{VCO}}{jω}K_{div}= \\ &=0.40×\frac{1+jωR_4C_2}{1+jω( R_3C_2+R_4C_2 )}×\frac{3.77×10\space^5}{jω}×\frac{1}{1024}. \end{align*} \]

Теперь надо выбрать частоту, на которой усиление падает до единицы. Основная мысль: частоту единичного усиления надо выбирать достаточно высокой, чтобы схема могла отслеживать изменения частоты в интересующем диапазоне, но достаточно низкой, чтобы обеспечивать сглаживание скачков частоты и шума. Например, PLL для демодуляции FM-сигнала или декодирования тональных посылок должна быстро реагировать на изменения. В частности для FM-сигнала полоса пропускания петли автоподстройки должна соответствовать полосе входного сигнала и реагировать на максимальную частоту модуляции. При декодировании тональных посылок время реакции на изменение частоты должно быть меньше, чем продолжительность тона. С другой стороны, схема, предназначенная для умножения стабильной и медленно меняющейся опорной частоты, должна иметь низкую частоту единичного усиления, потому что при этом снижается фазовый шум выходного сигнала, а схема умножения становится нечувствительной к помехам и шуму опорной частоты. Становится трудно обнаружить даже кратковременное пропадание опорного сигнала, потому что конденсатор фильтра продолжает сохранять управляющих уровень и VCO продолжает работу.

==963

В примере для \( f_2 \) выбрано 2 Hz или 12.6 радиан в секунду. Это гораздо ниже, чем опорный сигнал, так как резких изменений частоты сети, больших, чем указанная величина, не ожидается ( сетевая частота создаётся огромными генераторами с чудовищной инерцией ). Эмпирическое правило: точка перегиба характеристики ФНЧ ( его «нуль» ) должна иметь 3-, 5-кратный запас по частоте, чтобы иметь достаточный запас по фазе. Не следует забывать, что в простой RC цепи фаза сдвигается на 90° при изменении частоты от 0.1\( f_{3dB} \) до 10\( f_{3dB} \) ( на –3 dB находится «полюс» ), причём на самой частоте «-3dB» сдвиг составляет 45° . В примере частота «нуля» ( \( f_1\) ) составит 0.5 Hz или 3.1 радиан/сек ( рис. 13.100 ). Точка перегиба \( f_1\) определяется цепью \(R_4C_2\) . Постоянная времени \( R_4C_2=1/( 2πf_1 ) \) . Берём ориентировочные цифры: \( C_2\) =1 μF , \(R_4\) =330 Ω . Всё, что остаётся, выбрать \(R_3\) так, чтобы усиление на частоте \( f_2 \) было равно 1 . В данном случае \(R_3\) =3.6 MΩ .

Рис. 13.100 PLL второго порядка будет устойчива, если вблизи частоты единичного усиления спад характеристики будет -6 dB/octave

Упражнение 13.7
Покажите, что такой выбор компонентов схемы и в самом деле даёт G =1 на частоте \( f_2 \) =2.0 Hz .

Иногда получившиеся цифры не попадают в стандартные ряды номиналов, и их приходится подгонять или слегка сдвигать частоту единичного усиления. В случае КМОП микросхем фазовой автоподстройки и сами цифры, и их возможный диапазон вполне приемлемы, потому что управляющий вход VCO имеет типичное входное сопротивление \(10\space^{12}\) Ω . Для генераторов с низким входным импедансом может потребоваться внешний буферный ОУ.

В примере использован фазовый детектор, чувствительный к фронту ( тип II ), потому что с ним упрощается конструкция фильтра в обратной связи. В практической конструкции PLL для сетевой частоты такой выбор, вероятно, не лучшее решение, потому что в силовом переменном напряжении слишком много шума и мусора. Помехи в опорной частоте вызывают ложные срабатывания фазового детектора типа II и заставляют разработчика помучиться. Правильная конструкция аналоговых входных цепей ( триггер Шмитта с ФНЧ на входе ) позволяет детектору типа II работать должным образом. Если это не так, то придётся использовать «ИСКЛЮЧАЮЩЕЕ-ИЛИ» ( тип I ).

13.13.4.C Путь проб и ошибок

Для некоторых граждан искусство схемотехники заключается в непрерывной возне с номиналами компонентов фильтра до тех пор, пока устройство не «заработает». Если читатель относится к этой социальной группе, авторы рекомендуют ему пересмотреть своё отношение к жизни 119 . Похоже, плохая репутация фазовой автоподстройки проистекает по большей части из того, что слишком много людей выбирает указанный выше подход. Именно для них здесь приведены подробные расчёты элементов схемы. Так или иначе, авторы не могут отказать страждущим в нескольких полезных приёмах «обработки изделия напильником»: \(R_3C_2\) устанавливают время сглаживания ( отклика ) петли, а \(R_4R_3\) определяют демпфирование, т.е. величину выброса при резком изменении частоты. Начинать следует с соотношения \(R_4\) > (0.2–0.3 )\(R_3\) [* и затем снижать номинал \(R_4\) ] .

==964

13.13.4.D Связь между демпфированием в петле фазовой автоподстройки и джиттером

Побочным эффектом ненулевого «демпфирующего» резистора \(R_4\) является появление на выходе PLL джиттера. Проще всего обратить внимание на то, что даже на высоких частотах петлевой фильтр позволяет части исходного сигнала ( в пропорции \(R_4/( R_3+R_4 )\) ) с фазового детектора добраться до VCO. Для типичных отношений \(R_3∼\)10\(R_4\) джиттер будет вполне заметен. Обычным решением проблемы является небольшой конденсатор ( \(∼C_2\)/20 ) со входа VCO на землю. Его желательно располагать возможно ближе к микросхеме, чтобы отсечь заодно ВЧ наводки и шум.

13.13.4.E Рабочая схема фазовой автоподстройки

До настоящего момента разработка шла, исходя из уверенности, что документация по выбранной микросхеме ( популярный элемент ’HC4046 ) вполне надёжна. Данная уверенность, оказывается, не вполне обоснована. Чтобы слегка расцветить скучный список предупреждений, авторы приведут здесь историю ( её короткую версию ) выбора компонентов для схемы 13.99 .

Для центральной частоты 61 kHz требовался трёхкратный запас по области безопасной работы, поэтому были взяты значения \( f_{min} \) =20 kHz [* \( f \)/3 ] и \( f_{max} \) =200 kHz [* 3\( f \) ] . Была выбрана микросхема TI CD74HC4046A, потому что она повторяла проверенную временем оригинальную конструкцию фирмы RCA. Согласно графикам в справочных данных номинал \( C_1 \) получался равным 1000 pF . Подошёл момент выбора номиналов времязадающих резисторов \(R_1\) и \(R_2\) . Один из авторов начал с \(R_1\) . Номиналы, выбранные по соответствующим номограммам, получались \(R_1\) =30 kΩ и \(R_2\) =300 kΩ . Пришлось подправить схему. В то же самое время другой автор проделал ту же работу, но в обратном порядке, начиная с \(R_2\) , как рекомендовали без каких-либо пояснений два производителя микросхем. Результат - 40 kΩ и 410 kΩ . Разница настораживала. Была и другая несообразность: один график в справочных данных TI давал для \( C_1 \) =1000 pF и \(R_2\) =220 kΩ частоту \( f_{osc} \) =400 kHz (тип.), а по рис. 27 из тех же данных получалось ближе к 33 kHz . Короче, пришлось идти в лабораторию и уточнять цифры. Для заданного диапазона частот вышло 45 kΩ и 482 kΩ . Выбранные по справочным данным значения работали, но отличались от целевых показателей в 1.5 раза [* вероятно, речь идёт о паре 30 k + 300 k ] , отъедая половину запаса по частоте 120 .

Что из этого всего следует? А то, что каждый производитель клона ’4046 использует собственную схему для VCO 121 . Кроме того, характеристика управления VCO должна быть линейной и предсказуемой, а на деле зависимость непонятная, её параметры меняются с изменением управляющего тока, напряжения питания и рабочей частоты VCO. Ситуация усугубляется на частотах выше 10 MHz . Вывести аналитические соотношения возможно ( ###AN1410 фирмы ON Semi ), но рекомендуемым методом остаётся выбор номиналов времязадающих компонентов ( \(R_1, R_2\) и \( C_1 \) ) по номограммам из справочных данных, после чего разработчику в обязательном порядке предписывается подстраивать их в ходе макетирования, прежде чем отдавать схему в производство.

Столь большие различия и отсутствие какой-либо вызывающей доверие предсказуемости вынуждает дать несколько советов:

  1. необходимо выбрать какого-то одного производителя микросхем для серийной продукции и не разрешать никакие замены;
  2. надо задавать широкие границы области работы \( f_{min} \) и \( f_{max} \) , подобно трёхкратному запасу схемы 13.99 ;
  3. исходные номиналы на схеме необходимо заменить реальными цифрами, полученными в ходе настройки готового изделия.

Правило (1) применимо ко всем аналоговым функциям, встроенным в цифровые ИМС и в устройства смешанных сигналов, например, фазовые компараторы, генераторы, VCO, миксеры, триггеры Шмитта, одновибраторы и компараторы.

13.13.5 Захват и синхронизация в PLL

После того, как схема PLL вошла в синхронизацию, она будет оставаться в таком состоянии, пока входная частота не выйдет за рабочие пределы цепи автоподстройки или не начнёт меняться со скоростью большей, чем позволяет отслеживать рабочая полоса цепи обратной связи. Интереснее было бы узнать, на какой частоте произойдёт захват в первом случае. В конце концов, исходная разность частот на фазовом детекторе приведёт к периодическому гулянию выходного сигнала с периодом изменения частоты, равным разности выходного и опорного сигнала. После прохождения через ФНЧ эта разность превратится в колебания малой амплитуды вместо чистого постоянного уровня.

13.13.5.A Отслеживание изменений частоты

На самом деле ситуация несколько сложнее. Цепь фазовой автоподстройки первого порядка переходит в состояние синхронизации всегда, потому что входной сигнал не ослабляется при прохождении ФНЧ. Цепи второго порядка могут синхронизироваться, а могут этого и не делать. Результат зависит от типа фазового детектора и полосы пропускания ФНЧ. Кроме того, фазовый детектор типа I («ИСКЛЮЧАЮЩЕЕ-ИЛИ») имеет ограниченный диапазон захвата. Диапазон зависит от постоянной времени фильтра. Данное свойство может быть обращено в достоинство, если нужно, чтобы PLL проводило захват частоты в определённом диапазоне.

==965

Как происходит синхронизация в фазовом детекторе типа I вообще непонятно, поскольку, если на выходе фазового детектора постоянно имеется сигнал разностной частоты, частота VCO должна просто постоянно гулять взад-вперёд. Но если присмотреться к процессу, можно обнаружить следующую картину. В тот момент, когда сигнал ошибки подталкивает выход VCO ближе к опорной частоте, его собственная огибающая имеет более пологую форму и наоборот. Сигнал ошибки в результате становится асимметричным и меняется медленнее в той части цикла, в которой \( f_{VCO}\) ближе к \( f_{REF} \) . В результате среднее значение становится ненулевым, т.е. появляется постоянная составляющая, вынуждающая PLL войти в синхронизацию 122 . Если посмотреть внимательно на выходной сигнал VCO в момент изменения опорной частоты, можно заметить что-либо, напоминающее рис. 13.101 . Интересный момент возникает с финальным «выбегом» частоты перед синхронизацией. Даже когда VCO оказывается настроен на правильную частоту ( это видно по корректному уровню управляющего напряжения ), схема ещё не обязательно перешла в синхронизм, т.к. может быть некорректной фаза. Из-за этого и появляется выбег. Каждый переход к синхронизации индивидуален, все они отличаются друг от друга.

Рис. 13.101 Захват при изменении частоты

Для фазового детектора типа II ситуация существенно проще. Из-за того, что в выходном сигнале детектора присутствует постоянная составляющая, указывающая правильное направление изменения частоты ( второе название такого детектора - «фазо-частотный детектор» ), выход VCO быстро меняется в нужном направлении.

13.13.5.B Диапазон захвата и синхронизации

Для фазового детектора на «ИСКЛЮЧАЮЩЕМ-ИЛИ» ( тип I ) область захвата ограничивается параметрами ФНЧ и начинает сказываться, когда пилотный сигнал сильно уходит по частоте. Сигнал ошибки в этом случае будет ослабляться фильтром так сильно, что петля автоподстройки никогда не войдёт в синхронизацию. Очевидно, что по мере роста постоянной времени фильтра диапазон захвата становится всё уже. Такая же зависимость наблюдается при снижении петлевого усиления. Фазовый детектор, срабатывающий по фронту, таких проблем не имеет, потому что работает как настоящий интегратор для импульсов фазовой ошибки. У обоих типов диапазон синхронизации ограничен возможностями VCO при заданном управляющем напряжении.

13.13.5.C Время захвата

PLL с фазовым детектором типа II ( интегрирующим ) всегда входит в синхронизм ( предполагается, что у VCO достаточный диапазон перестройки ) за время, определяемое полосой пропускания петли автоподстройки.

Фазовый детектор типа I ( умножающий или смешивающий ) в паре с интегрирующим фильтром тоже синхронизируется, но, если рабочая полоса петли автоподстройки узкая, процесс может оказаться довольно долгим. Можно показать, что время синхронизации приблизительно равно \( (Δ f)^2/BW^3\) , где \(Δ f\) - исходная разница частот, а BW - ширина полосы автоподстройки. Таким образом, PLL с полосой 100 Hz , пилотным сигналом 100 kHz и исходной разницей частот 10% будет входить в синхронизм около минуты.

В схемах, рассчитанных на такие условия, иногда можно наблюдать интересный приём: при разомкнутой петле на управление VCO подаётся медленный пилообразный сигнал с полным диапазоном перестройки частоты, покуда не произойдёт синхронизация. Например, в рубидиевом стандарте частоты FRS фирмы Efratom слабый, но очень стабильный резонанс в атомах рубидия, возбуждаемых оптической накачкой, служит пилотным сигналом для высококачественного кварцевого генератора. 20-мегагерцовый термостатированный кварцевый генератор (XO ) подстраивается управляющим напряжением ( VCXO ) в диапазоне ±1 kHz . Роль инерционного звена выполняет петля автоподстройки за счёт фильтра-интегратора \(R\) =2 MΩ и \( C \) =1 μF .

Без посторонней помощи такая схема будет входить в синхронизацию вечно. В руководстве пользователя объясняется, как обходится это препятствие:

«Если сигнал «LOCK» отсутствует ...<начинается> медленное качание управляющего напряжения генератора со скоростью 250 mV в секунду. Качание продолжается до появления сигнала «LOCK». Сигнал «LOCK» запрещает работу схемы качания напряжения.. Это переводит интегратор под управление петли автоподстройки».

Фазовые детекторы типа II, благодаря наличию сигналов как величины рассогласования, так и его знака, в таких хитростях не нуждаются. Но на высоких частотах в системах связи фазо-частотные детекторы практически не используются, и подавляющее большинство составляют умножающие детекторы типа I.

==966

13.13.6 Некоторые области использования PLL

Ранее уже приводился пример использования петли автоподстройки для умножения частоты. Задача это столь очевидная, что выискивать экзотические схемы PLL не требуется. В простых задачах умножения частот ( например, получения тактовой частоты для цифровой системы ) не возникает даже проблем с шумом опорной частоты. В таких задачах вполне достаточно петли автоподстройки первого порядка.

Очевидно, что требования к PLL зависят от назначения устройства. Между широким диапазоном перестройки, шагом перестройки частоты, низкой ценой компонентов, широкой рабочей полосой ( скоростью перестройки ) и качеством сигнала ( низким фазовым шумом, малым джиттером, незначительным уровнем побочных частотных компонентов ) существуют противоречия разной степени сложности. Для микропроцессора или динамической памяти не нужна высокая точность формы импульсов и настройки частоты; для сотовой связи требуется низкий фазовый шум и отсутствие посторонних частотных компонентов, а диапазон настройки и ширина полосы должны согласовываться с частотой соты и канала; для генератора синусоидального сигнала требуется низкий уровень фазовых шумов и посторонних частотных компонентов, малый шаг перестройки и широкий диапазон рабочих частот; для систем передачи данных нужен малый джиттер, те же требования к тактированию у АЦП ( где джиттер превращается в искажения ); а для материнской платы PC требуется одна микросхема, с помощью которой можно получить полный набор стандартных частот без каких-либо требований к качеству сигналов.

Ниже описываются два важных варианта схемы умножения частоты, известные как «n/m» и «синтез с дробным делителем» . Далее идут некоторые интересные приложения техники фазовой автоподстройки, позволяющие оценить возможные сферы использования. Тема завершается обзором современных ИМС PLL с отличными характеристиками и массой интересных инженерных идей в конструкции.

13.13.6.A Синтез с дробным делителем

Схема умножения частоты на рис. 13.97 создаёт выходной сигнал, кратный исходному в целое число раз \( f_{out} \)= \(f_{REF}\) . Он годится для схем, подобных 13.99 , но бесполезен для построения генераторов синусоидального сигнала общего назначения, где требуется получать некратные частоты с точностью установки до 1 Hz , а то и до 0.001 Hz .

Предделитель

Используется в нескольких схемах ( см. рис. 13.102A ). Это первая мысль, которая приходит в голову: поделить опорную частоту до уровня минимального шага её перестройки, скажем, 1 Hz с последующим умножением до нужного значения. Сделать это можно с помощью счётчика «по-модулю-r», где r - целое число, выбираемое из условия \( f_{comp}=f_{REF}\)/r . Если опорная частота равна 10 MHz ( это общеупотребительный стандарт ) и требуется точность установки 1 Hz , надо брать r=107 . Выходная частота \( f_{out} \) =\( f_{REF} \)/r .

Рис. 13.102(A) Схема умножения с дробными коэффициентами: целое «n» с предделителем. Интегрирующий фильтр между фазовым детектором и VCO для простоты опущен

Получилась вполне рабочая схема, но фазовый детектор работает теперь с двумя сигналами 1 Hz , что означает очень большую постоянную времени ( много секунд ). Такое положение неприемлемо, потому что каждая смена частоты потребует массу времени для синхронизации с новым значением. В такой схеме будет много фазового шума, потому что короткоживущие внутренние события в VCO корректироваться не будут ( на таких частотах в петле автоподстройки не останется усиления - всё съест фильтр ). И, если сказанного недостаточно, корректирующие импульсы с фазового детектора, идущие с малой частотой [* которые умножаются с большим коэффициентом ] , создают нежелательную модуляцию в боковых полосах рядом с выходным сигналом. Точнее, боковые полосы отстают на \( f_{comp}\space \) вверх и вниз по частоте от \( f_{out} \) .

==967

Постделитель

Следующий подход: стараться удерживать высокую опорную частоту и делить выходной сигнал ( рис. 13.102B ). Теперь выходная частота равна \( f_{out}=f_{REF}\)×n/m . Выглядит неплохо: достаточно усиления в петле автоподстройки, потому что фазовый детектор работает на высокой частоте \( f_{REF} \) , но за счёт большого коэффициента m выходного делителя шаг настройки получается небольшой, как и хотелось изначально.

Рис. 13.102(B) Схема умножения с дробными коэффициентами: целое «n» с постделителем. Интегрирующий фильтр между фазовым детектором и VCO для простоты опущен

Схема работает отлично, но ровно до того момента, пока требуется низкая выходная частота. Теперь проблема в том, что VCO приходится создавать в m раз более высокую частоту, чем \( f_{out} \) . Для опорной частоты 10 MHz и m=107 ( для шага 1 Hz ) VCO должен выдавать 1 GHz , чтобы получить на выходе каких-то 100 Hz ( n =100 ). Не, не пойдёт.

Пред- и постделитель

Решение очевидно: надо использовать делители и на входе, и на выходе ( рис. 13.102C ). Такое решение позволяет проскочить между слишком мелким шагом перестройки и слишком большой частотой VCO. Теперь выходная частота равна \( f_{out} \) =(\( f_{REF} \)/r)(n/m). Это стандартная схема для PLL с «целыми делителями» , т.к. все три коэффициента выражаются целыми числами.

Рис. 13.102(C) Схема умножения с дробными коэффициентами: целое «n» с пред- и постделителем. Интегрирующий фильтр между фазовым детектором и VCO для простоты опущен

Для стандартной опорной частоты 10 MHz можно взять r=104 ( \( f_{comp} \) =1 kHz ) и m=103 . Шаг перестройки выходной частоты - 1 Hz , а её значение \( f_{out} \) =n Hz . Можно создавать частоты до 100 kHz ( с шагом 1 Hz ), при этом VCO крутится на 100 MHz .

«Дробный делитель» в качестве посеребрённой пули

На данный момент удалось утрясти проблемы с шагом перестройки, полосой обратной связи, максимальной выходной частотой и выходным сигналом VCO. Удалось получить высокую выходную частоту и мелкий шаг 1 Hz при опорной частоте 10 MHz ( т.е. произведение m×r остаётся постоянным ), а заплачено за это меньшей полосой обратной связи ( если m мало, а r - велико ) или меньшей выходной частотой ( если m велико, а r - мало ).

Возможны ли дальнейшие улучшения? Да, если получится провернуть один фокус и превратить какой-нибудь из делителей ( например, «по n» ) в делитель с не целым коэффициентом ( попадающим между двумя натуральным числами ). Результат достигается в ходе усреднения двух соседних целых значений, если часть времени пересчёт будет вестись с коэффициентом n , а оставшееся время - с коэффициентом n+1 123 . Это синтез с «дробным коэффициентом» ( рис. 13.102D ). Выходная частота по-прежнему \( f_{out} \) =(\( f_{REF} \)/r)(n/m) , но теперь n может принимать дробные значения. Синтез с «дробным коэффициентом» почти идеален: широкий диапазон выходной частоты, высокое разрешение ( малый шаг перестройки ), \( f_{comp}\space \) имеет высокое значение и обеспечивает большое петлевое усиление, а значит, быструю синхронизацию, высокую скорость перестройки и далеко отстоящие от синтезируемого сигнала пики вредных частотных компонентов.

Рис. 13.102(D) Схема «дробного делителя» позволяет получать в делителе обратной связи дробные коэффициенты. Интегрирующий фильтр между фазовым детектором и VCO для простоты опущен

Дробный делитель требует нескольких дополнительных счётчиков и логики, которые определяют, сколь часто происходит переход с делителя «n» на «n+1» и обратно. Существует общеизвестный рабочий пример такой схемы - календарь. Тот самый, который, возможно, висит у вас на стене и синхронизируется с периодом обращения Земли вокруг Солнца. Проблема в том, что в году не целое число дней. В григорианском календаре было использовано уже известное решение - «дробный коэффициент» пересчёта - високосные годы. Промежутки времени длиной 365 и 366 дней перемешиваются в пропорции 3:1 , позволяя получить более точное значение 365.25 124 125 .

Детали, детали...

==968

Метод дробных делителей 126 - отличная штука, но и у него есть недостатки. Фазовый детектор будет периодически фиксировать состояние скачка фазы, когда происходит смена делителя. Получается, что смена делителя вызывает модуляцию фазы, требующую дополнительной фильтрации. Есть несколько приёмов борьбы с данным явлением, предусматривающих добавление компенсирующих импульсов заряда на выходе фазового детектора или специальную коррекцию выходного сигнала, распределяющую циклы различной длительности более равномерно ( см. далее ). Возможно, самым лучшим решением является использование сигма-дельта модуляции для коэффициентов пересчёта: вместо простой смены двух целых чисел, соседствующих с нужным дробным значением, желаемый коэффициент размазывается по более длинной последовательности. В таком случае боковые полосы, появляющиеся в модулированном сигнале, выдавливаются в область высоких частот, а появление отдельных частотных пиков минимизировано. Так же, как и в схеме сигма-дельта преобразователя, цепи обратных связей более высоких порядков вместе с некоторым усреднением ( в АЦП подмешивается псевдослучайный шум ) можно использовать для подавления близко расположенных частотных пиков ( аналогия из мира АЦП - подавление шумов паузы ). Задача сложная, и лучше оставить её специалистам 127 . Итого: пусть разработкой преобразователей занимаются другие. Единственное, что нужно знать - плюсы и минусы той или иной схемы. И внимательно читать справочные данные, учитывая важные для разработки особенности.

13.13.6.B Синтез с разумным усреднением

Джон Вилсон ( John Willison ) из Stanford Research Systems развил один из вариантов синтеза с целым делителем в схему, сочетающую лучшее из двух миров. Она работает с малыми значениями r , значит, с достаточно высокой опорной частотой на фазовом детекторе, широкой полосой петли управления VCO и в итоге имеет низкий шум, а из-за низкого джиттера - слабый сигнал в боковых полосах. Коэффициент n целый, т.е. нет фазовой модуляции VCO. Тем не менее, схема позволяет получить практически беспредельное разрешение по частоте ( на уровне микрогерц ), даже когда на входе фазового детектора присутствуют мегагерцы.

Фокус заключается в выборе небольшого r ( и соответственно n ) так, чтобы синтезируемая частота была близка к целевой ( в пределах ±100 ppm ). После этого выходной сигнал доводится до нужной величины через подстройку в нужных пределах опорной частоты синтезатора. Эта техника, которую Джон назвал «частотный синтез с разумным усреднением» ( RAFS ) , использована в линейке генераторов SG380 фирмы Stanford Research Systems. Генераторы выдают сигнал от постоянного тока до 6 GHz с разрешением на уровне микрогерц. Использование целочисленных коэффициентов PLL и широкой рабочей полосы петли автоподстройки даёт отличную спектральную чистоту выходного сигнала. Этот факт находит отражение в паспортных данных. Фазовый шум на уровне –116 dBc ( т.е. «dB относительно carrier» - амплитуды выходного сигнала ) для боковой полосы ±20 kHz относительно выходной частоты 1 GHz , а использование малошумящего опорного генератора ( OCXO ) удерживает фазовый шум на уровне –80 dBc уже в полосе всего 10 Hz вокруг выходной частоты 1 GHz .

==969

Идея синтеза представлена на рис. 13.103 . Управляется схема микроконтроллером, который отвечает за выбор r и n , которые наиболее точно соответствуют заданной величине \( f_{out} \) 128 . Он же настраивает петлевой фильтр в соответствии со входной частотой фазового детектора ( здесь \( f_{Φ}\) ) и, наконец, настраивает опорный тактовый генератор в пределах ±100 ppm , чтобы обеспечить 64-битный прямой цифровой синтез. Это в настоящий момент практически беспредельное разрешение, которое можно обеспечить от чистого постоянного исходного сигнала. Из-за случайного перескока фазы, свойственного технике прямого цифрового синтеза, выходной сигнал не такой чистый, как опорный, поэтому приходится привязывать фазу к высококачественному кварцевому генератору, частота которого плавно меняется в пределах ±100 ppm напряжением на варакторе ( отсюда и название VCXO ). Из изложенного понятно, что именно диапазон перестройки VCXO определяет начальный выбор r и n .

Рис. 13.103 Метод «синтеза частот с разумным усреднением» использует небольшую подстройку частоты опорного сигнала с кварцевого резонатора, чтобы получить разрешение на уровне микрогерц при работе фазового детектора на мегагерцах. В итоге выходной сигнал таких синтезаторов имеет высокую спектральную чистоту, низкий фазовый шум и свободен от частотных иголок

В качестве примера предположим, что требуется получить сигнал с частотой 1234.56789 MHz . Уже можно доставать из кармана калькулятор ( интересно, читатели моложе 50 его ещё пользуют? ) и начинать подбор r . При значении r =26 «дробный коэффициент» n =320.9876514 попадает в окрестность 100 ppm от целевого значения ( n =321 ). Получили рабочую пару [r,n]=[26,321] . Частоту опорного тактового сигнала надо сдвинуть на –38.469 ppm до 99.9961531 MHz , чтобы получить искомое. С такими исходными значениями опорная частота \( f_{Φ}\) фазового детектора имеет удобную высокую величину ( ∼3.85 MHz ), оставляя достаточно усиления в цепи автоподстройки, что ведёт к снижению шума боковых полос и исключает частотные пики рядом с синтезируемой частотой, которые возникают при низких \( f_{Φ}\) в PLL.

Как это часто случается в хорошо спроектированных схемах в реально устройстве есть ещё много подробностей, не упомянутых в данном простом примере. Перечислим основные.

  1. Выходной синтезатор подстраивается только в пределах одной октавы ( частотный диапазон 2:1 ), а далее следует цепочка двоичных делителей и ФНЧ, формирующих и сглаживающих выходной сигнал.
  2. В реальных приборах используется линейка тщательно отстроенных VCXO с разнесёнными частотами. Несколько генераторов позволяют снизить требования к r и n . В итоге, \( f_{Φ}\) , по большей части, имеет величину более 10 MHz и только иногда снижается до нижней границы 2.4 MHz .
  3. В приборе есть несколько отдельных наборов DDS и PLL для некоторых популярных частот, причём, чтобы предотвратить интерференцию, они не кратны остальным сигналам схемы.
  4. Появление частотных пиков в боковых полосах купируется подмешиванием псевдослучайного шума .
  5. Устройство включает дополнительные блоки модуляции внешним сигналом, регулировки амплитуды и т.п. Жизнь всегда готова подкинуть разработчику задачку, другую. Тем больше гордости за найденные решения.

13.13.6.C Детектирование FM сигналов

В методе частотной модуляции информация кодируется в сигнале «несущей», который меняется по частоте пропорционально форме модулирующего напряжения. Есть два метода восстановления исходной информации. Оба используют фазовые детекторы или PLL, а процесс носит название «детектирование».

В самом простом случае PLL используется для синхронизации со входным сигналом. Управляющее напряжение VCO пропорционально изменению входной частоты, а значит, и модулирующему сигналу ( рис. 13.104 ). В такой системе рабочая полоса фильтра должна быть достаточно широкой, чтобы пропускать модулирующий сигнал, т.е. время реакции PLL должно быть небольшим по сравнению со скоростью его изменения 129 . Метод требует высокой линейности VCO, чтобы минимизировать искажения выходного сигнала.

Рис. 13.104 Частотный дискриминатор для FM на PLL

==970

Второй метод детектирования предполагает сольное выступление фазового детектора без петли автоподстройки. Идея показана на рис. 13.105 . Сигнал и его копия со сдвинутой фазой подаются на фазовый детектор, с выхода которого снимается интересующий сигнал. На частоте несущей цепь сдвига фазы имеет линейную зависимость по частоте ( обычно такой эффект достигается применением резонансных LC контуров ). В итоге на выходе детектора получается напряжение, линейно пропорциональное изменению входной частоты, т.е. демодулированный сигнал. Метод носит название «двойной балансный квадратурный детектор» и используется в некоторых микросхемах усилителей/детекторов промежуточной частоты.

Рис. 13.105 Квадратурный FM детектор

Стоит добавить, что детектировать FM сигнал можно и без использования фазовой автоподстройки. Классический подход использует резкую амплитудно-частотную характеристику настроенного LC контура. В самом простом случае - в частотном дискриминаторе - FM-сигнал подаётся на резонансный LC контур с несимметричной характеристикой настройки: с одной растущей ветвью АЧХ. Такая цепь имеет почти линейную зависимость от частоты, превращая FM в FM+AM. Амплитудный детектор завершает работу, превращая AM в выходной сигнал. Реальные схемы устроены чуть сложнее и используют детектор Фостера-Сили ( Foster-Seeley ). Другая ( ещё более простая ) техника использует усреднение потока импульсов на промежуточной частоте.

13.13.6.D Детектирование AM сигналов

Требуется: техника, дающая выходное напряжение, пропорциональное мгновенному значению амплитуды высокочастотного сигнала. Обычные подходы предполагают выпрямление ( рис. 13.106 ). На рис. 13.107 показан вариант поинтереснее - синхронное детектирование . PLL выдаёт прямоугольный сигнал с частотой несущей. Умножение входного сигнала на этот прямоугольный даёт полнопериодный выпрямленный сигнал. Остаётся пропустить его через фильтр нижних частот, чтобы избавиться от остатков несущей и оставить только огибающую. Если в PLL используется фазовый детектор на «ИСКЛЮЧАЮЩЕМ-ИЛИ», то выходной сигнал задержан на 90° , относительно пилотного, и в пути к умножителю должна стоять схема, задерживающая фазу на те же 90° .

Рис. 13.106 Детектирование AM-сигнала

Рис. 13.107 Синхронное детектирование

13.13.6.E Демодуляция цифровых посылок

Фазовая автоподстройка - необходимый компонент схем, восстанавливающих ( «демодулирующих» ) данные из несущей в цифровых системах. В простых формах цифровой модуляции ( двухуровневая фазовая манипуляция - BPSK ) каждый бит передаётся или с прямой, или с инверсной фазой неизменного по амплитуде несущего сигнала ( рис. 13.108 ). Закодированные таким образом биты восстанавливаются на приёмном конце умножением BPSK-посылки на несущую. Можно подумать, что можно выделить копию несущей частоты с помощью PLL, но такой способ не работает, потому что в спектре BPSK сигнала никаких компонент с частотой несущей нет.

Рис. 13.108 Квадратурная демодуляция цифрового BPSK сигнала

Есть красивое решение 130 : квадрат передаваемого сигнала не зависит от реверса фазы и просто равен сигналу с удвоенной частотой несущей. Если продолжить эту идею, получится метод «квадратурной петли» ( рис. 13.108 ). Первый миксер M1 ( миксер - это просто умножитель ) создаёт удвоенную частоту несущей 2\( f_c\) , которая чистится фильтром нижних частот и используется для синхронизации PLL. VCO с узкой рабочей полосой работает инерционным звеном. Делитель на 2 создаёт копию \( f_c\) с фазой, выровненной по подавленной несущей. Наконец, умножитель M3 восстанавливает модулированные биты, а выходной ФНЧ удаляет пульсацию с частотой 2\( f_c\) .

Если рассматривать скачки фазы в качестве символов, BPSK кодирует один бит на символ. Общеупотребительные схемы цифровой модуляции кодируют по несколько бит на символ. Например, два бита получается, если передавать сигнал с фазами 0°, 90°, 180° или 270° в соответствии с четырьмя возможными состояниями 2-битного символа. Такая схема называется «квадратурным фазовым кодированием» ( QPSK ), известное также как 4-QAM ( произносится «куэм» ). В общем случае можно создавать «созвездие» символов в каждом очередном участке посылки, идущем с некоторой амплитудой и фазой. Например, кабельный телевизионный сигнал кодируется форматом «256-QAM» [* см. §7.1.9.G ] . Каждый символ несёт 8 бит информации. Для всех этих схем модуляции по-прежнему требуется восстанавливать сигнал из несущей ( или её копии на «промежуточной частоте» ), для чего требуется PLL. Иногда используется слабый «пилотный» сигнал с частотой несущей, который делает ненужной схему квадратурной петли. Такой вариант используется в цифровом телевещании в США. 3-битный символ кодируется с использованием амплитудной модуляции ( четыре уровня сигнала плюс две фазы: и 180° ) и имеет небольшое постоянное смещение, которое создаёт пилот-сигнал, по которому синхронизируется PLL.

==971

13.13.6.F Прочие задачи радиосвязи

Как уже говорилось, PLL является базовым функциональным узлом многих схем связи. Многоканальные передатчики ( сотовые телефоны ) должны удерживать свои сигналы в заданных частотных диапазонах и поддерживать их высокое качество, чтобы не было межканальной интерференции. Многоканальные приёмники ( снова сотовые телефоны, FM-, теле- и спутниковые приёмники ) используют местный генератор для определения частоты приёма. Это супергетеродинная техника Армстронга почти вековой давности. Мусор в сигнале местного генератора LO ( джиттер, неравномерность спектра ) ухудшает принимаемый сигнал в той же степени, в которой ухудшил бы сигнал в передатчике. Для такого рода применений качество сигнала имеет важнейшее значение и требует более качественного VCO, нежели можно получить от емкостного мультивибратора из ’4046.

Для таких задач надо брать PLL без встроенного генератора, рассчитанную на работу с внешним VCO. Примером могут служить серия NSC LMX2300 или совместимые ADF4116-ADF4118 фирмы ADI. Эти семейства включают компоненты с фазовым детектором, способным работать на 6 GHz и выше. Они позволяют использовать любой коммерческий VCO или собрать что-нибудь своё ( например, LC генератор на полевом транзисторе с подстройкой варактором, см. ##§1.9.5.B bad_link ). За образец можно взять схему генератора, стабилизированного петлёй автоподстройки с рис. 7.29 , чей спектр шума приводится на рис. 7.30 .

Встроенный в микросхему PLL качественный генератор делает жизнь заметно удобнее и не требует городить что-то своё. Некоторые экземпляры ( ADF4360-8 ) требуют внешней индуктивности ( моточные изделия - самый сложный для интеграции на кристалл компонент, особенно если требуется точный номинал и высокая добротность ). В других микросхемах ( LMX2531, ADF4360-3 ) все нужные детали располагаются внутри. ADF4360-3 предназначен для использования в сотовых телефонах и имеет достаточно узкий диапазон подстройки частоты - 5% . Иногда встроенные генераторы делаются по микромашинной технологии ( MEMS ), см. SiTime серии SiT3700, SiT8100 и SiT9100. Выпускаются резонаторы на поверхностных акустических волнах ( SAW ): серия M680- фирмы IDT. такие технологии и конкурирующие с ними кварцевые генераторы имеют узкий диапазон подстройки VCO ( ∼100 ppm ), но у них низкий фазовый шум и джиттер ( см., например, VCXO в составе IDT 810252 ).

13.13.6.G Синхронизация импульсов и восстановление чистого сигнала

При передаче по последовательным каналам связи информация кодируется последовательностью битов, причём такая последовательность может быть как изначально цифровой, так и оцифрованным аналоговым сигналом в формате PCM. Похожая ситуация возникает при декодировании информации с магнитной ленты, магнитного или оптического диска. В таких случаях возможно появление дополнительного шума и изменение скорости потока импульсов ( от растягивания ленты ), поэтому желательно иметь чистый тактовый сигнал с частотой поступающих импульсов. PLL работает здесь очень хорошо. ФНЧ в петле автоподстройки должен рассчитываться так, чтобы следовать естественным колебаниям скорости потока данных ( т.е. механических изменений скорости плёнки или диска ), но убирать межтактовый джиттер и шум от неидеального тактового сигнала во входном потоке. Эта активно используемая схема носит название «схема восстановления данных и синхроимпульсов» . Её примером в мире звука может служить приёмник цифрового звукового интерфейса DIR9001 фирмы Burr-Brown/TI. Он содержит блок VCO/PLL с низким джиттером и узел демодуляции данных. Микросхема допускает настройку под широкий диапазон скоростей ( 28...103 ksps ) и различные форматы данных, как-то: S/PDIF, AES3, IEC60958 и CPR-1205.

==972

13.13.6.H Тактовые генераторы

Как отмечалось ранее, имеется масса областей использования для определённого набора стандартных частот полученных из одного референсного сигнала. В таких местах положительные стороны низкого фазового шума, отсутствия частотных иголок и т.п. важны гораздо меньше, чем малое число компонентов и возможность выбора из нескольких возможных наборов выходных частот ( см. табл. 13.13 ). Одной из таких микросхем является 8430S010i фирмы IDT. Это однокристальная PLL с несколькими выходами синтезируемой частоты, предназначенная для работы во встраиваемых вычислительных системах. К ней подключается один резонатор на 25 MHz , из которого получаются:

  1. две частоты для центрального процессора,
  2. четыре частоты для шины PCI или PCIe,
  3. четыре частоты для тактирования DDR DRAM,
  4. сигнал для MAC и PHY уровней гигабитного интерфейса Ethernet и
  5. набор из трёх частот для интерфейса SPI4.2.

Table 13.13 Selected Phase-locked Loopsa Notes: (a) sorted approximately by increasing VCO fmax- (b) eV - external VCO; eVX - external VCO or VCXO; int/eV - int or eV; iL - internal VCO with external inductor; int - internal VCO, no external components; iR - internal VCO with external resistor; iRC - internal VCO with external R and C; iX - internal VCO with external bare xtal. (d) 25, 125, 156.25, and 312.5 MHz only. ( f) FM and FSK demod, audio bandwidth. ( g ) at 10 kHz and 10 V. (m) min or max. (o) phase detector muxed to output. ( p) PLCC. (q) no power-down mode, but quiescent current <1??. Comments: A: FM and FSK demod applications. B: classic 4000B (“HV”) CMOS. C: classic HCMOS. D: improved 4046, no dead zone. E: LVCMOS. F: 74HCT also available. G: digital 1st-order PLL. H: can run at 3V, 14-21 MHz. I: internal ring oscillator. J: fref=8-30 MHz with bare xtal; ref can be VCXO; can generate spread spectrum. K: can run at 3V, 38-55 MHz. L: can run at 3.3 V, 0.25-100 MHz; ICS663 ( SOIC-8 ) lacks power-down and output enable. M: wireless local-osc with PLL synth; versions with other freq ranges. N: wireless local-osc with integer-n PLL synth; 1.2 GHz, 3 GHz, and 4GHz versions. O: 2-stage PLL ( VCXO PLL drives PLL multiplier, with input and output dividers, for Gigabit and 10-Gig Ethernet. P: can run at 3.3 V; complementary PECL outputs; ext osc to 2 GHz. Q: wireless local-osc with PLL synth; 0.55 GHz and 2.8 GHz versions. R: eight individual dividers, output clock distribution, multiple refs, highly complex. S: SPI interface. T: eight LVDS outputs, 0.2 ps jitter, adjustable delay. U: wireless local-osc with PLL synth; diff'l PECL; parallel and SPI interfaces; replaces MC12430. V: Ethernet clock generator, etc.; four outputs; <1 ps jitter. W: wireless local-osc with PLL synth; stable low-noise; p/n selects ±5\text% freq band. X: delta-sigma fractional-n; 0.5ps jitter; includes xtal osc. Y: wireless local-osc with PLL synth; 0.5ps jitter. Z: ADF4107=7GHz, ADF4108=8 GHz.

==973

Такие микросхемы управляются простым программным протоколом по SPI шине или подобно IDT 8430S010i через специальные выводы корпуса. Встречаются оба способа одновременно, например, замечательная ИМС NBC/MC12430 ( или аналог MPC9230 ). Это простая целочисленная схема PLL с 9-разрядным коэффициентом n и 3-разрядным m , с выходным сигналом в диапазоне 50...800 MHz . Внутренний VCO подстраивается в промежутке 400...800 MHz и, похоже, использует схему на цепочке инверторов с управлением по питанию , справочные данные ничего об этом не говорят. Авторы использовали эту микросхему для тактирования достаточно сложной терагерцовой схемы съёма данных, созданной для обнаружения искусственных импульсов лазерного излучения внеземных цивилизаций ( честное слово! ).

13.13.6.I Управление длиной волны лазерного излучения

В некоторых научных исследованиях требуется управлять параметрами полупроводниковых лазеров, чтобы, например, частота фотонов пучка была сдвинута на определённую величину относительно «образцового» излучателя. Данный пример является основной техникой в задачах «охлаждения» с помощью лазерного излучения, где группа атомов облучается сходящимися лазерными лучами с длиной волны чуть меньшей, чем у естественного резонанса атома. Эффект Доплера заставляет атом смещаться в направлении источника излучения, чтобы чуть сдвинуть свет вверх по частоте. Это вызывает более сильный захват фотона и торможение атома за счёт передаваемой ему кинетической энергии 131 .

Для подобной фиксации смещения хорошо подходит фазовая автоподстройка. Схема 13.109 из дружественной лаборатории показывает, как это делается 132 . Свет от двух подстраиваемых лазерных диодов собирается вместе и подаётся на широкополосный фотодиодный детектор-усилитель. Дальнейшие превращения внутри детектора рассмотрим по шагам.

  1. Согласно совершенно линейной природе процесса два совмещённых лазерных пучка порождают синусоидальный сигнал с частотой, равной среднему значению двух частот, который модулирован [* умножен на ] синусоидальным сигналом с частотой, равной половине разности частот лазерных пучков, см. рис. 13.110 .
  2. Детектор не может отслеживать оптическую частоту [* частоту волны фотонов, составляющих пучок] , которая близка к 1014Hz . Он может видеть только интенсивность света, которая пропорциональна квадрату амплитуды огибающей волнового «конверта» ( рис. 13.110 ). А квадрат амплитуды - это тоже синусоида, но с удвоенной относительно «конверта» частотой и постоянным смещением, сдвинутая поэтому относительно горизонтальной оси.

Рис. 13.109 Схема управления полупроводниковым лазером, позволяющая изменить длину волны излучения относительно образцового. Стоимость компонентов, без учёта самого лазера, ниже $40. Цены на лазеры лежат в ценовой категории «за 40 dB$»

Рис. 13.110 Линейная комбинация двух синусоид порождает сигнал на усреднённой частоте, модулированный синусоидальным же волновым «конвертом». Фотодиод не может работать на самой частоте фотонов, которая в данном случае имеет величину порядка \(10\space^{14}\) Hz , но может регистрировать изменение интенсивности светового потока ( пропорциональное квадрату амплитуды огибающей волнового конверта ). На выходе получается сигнал на частоте биений пропорциональный разности оптических частот двух лазерных пучков

Другими словами, на выходе детекторного модуля появляется сигнал на частоте, соответствующей разности длин волн фотонов двух лазерных лучей ( она называется также частотой биения ): \( f_{PDout}=|f_2-f_1|=Δ f\) . Задачей остальной части схемы является поддержание с помощью обратной связи на лазере «A» нужной величины разности частот \(Δ f\) . Делается это с помощью PLL с дробным коэффициентом. На входе PLL стоит усилитель-ограничитель, который формирует чистый сигнал с амплитудой 0.6 Vpp из сигнала детектора, меняющегося в диапазоне от 10 mV до 1V .

==974

Для задач «охлаждения» лазерным лучом и оптических ловушек нужна разность частот \(Δ f\) порядка 10 MHz относительно гораздо более высокой частоты оптического резонанса. Для атомов рубидия резонанс располагается на частоте 3.85 × 1014 Hz , что соответствует длине волны 180.24 nm 133 . Как обычно случается, данная задача имеет много сопутствующих деталей. Оказывается, разделение базовых состояний \(\sideset{^{85}}{}Rb\) имеет столь «исключительную точность», что требуется пнуть атом ( официальное название процесса - «оптическая накачка» ) лазерным излучением с заданным энергетическим смещением, чтобы он гарантированно скатился в состояние с нужной энергией. Требуемому энергетическому уровню соответствует разность частот фотонов 3 GHz 134 . Именно из-за этого устройство проектировалось под сдвиг частоты в гигагерцовом диапазоне, на что указывают отметки на схеме.

13.13.7 Итоговые замечания: борьба с шумом и джиттером в PLL

В предыдущих примерах уже рассматривались два варианта. В качестве опорного выступал либо высококачественный сигнал, получаемый от стабильного кварцевого генератора, либо его противоположность - пилотный сигнал от восстановленного тактового сигнала из зашумлённого канала. Во втором случае выход PLL был чище источника, потому что инерционное звено VCO работало фильтром, облагораживающим пилотный сигнал.

Полезно понимать, как PLL фильтрует шум и джиттер ( которые могут поступать в схему из самых разных мест: с пилотным сигналом, от фазового детектора или VCO ), чтобы правильно учитывать данные особенности при выборе рабочей полосы и т.п. Здесь можно было бы написать кучу уравнений, но интуитивное представление можно получить, уже глядя на блок-схему ( рис. 13.85 ).

  1. Джиттер на опорном входе фильтруется по низким частотам, потому что все изменения, попадающие в рабочую полосу PLL, отслеживаются VCO, и быстрые изменения сглаживаются его инерционным звеном.
  2. Джиттер самого VCO фильтруется по высоким частотам, потому что все изменения, попадающие в рабочую полосу автоподстройки, обнаруживаются ею и удаляются.
  3. Джиттер, вносимый фазовым детектором сглаживается полосовым пропускающим фильтром, потому что медленные изменения, попадающие в рабочую полосу, обнаруживаются и удаляются ( см. «a» ), а быстрые изменения давятся петлевым ФНЧ и интегрирующими свойствами VCO ( \( f\to φ\) ) ( см. «b» ).

Таким образом, PLL с чистым опорным сигналом выигрывает от широкой рабочей полосы, а PLL с зашумлённым пилотным сигналом - от узкой рабочей полосы ( и качественного сигнала VCO ). И с самим «шумом» всё не просто. Прошедший через делитель сигнал VCO на входе фазового детектора в PLL с дробным коэффициентом содержит джиттер, который появляется из-за переключения модуля пересчёта. Такой джиттер сглаживает узкая рабочая полоса автоподстройки.

Конечно, если от выхода PLL требуется быстрота перестройки как в декодировании тональных посылок или демодуляции FM-сигналов, ширина рабочей полосы должна выбираться соответственно, невзирая на возможные проблемы с джиттером и шумом. [* Джиттер разбирается в §7.1.10 ] .

119 Возможно, цитата из технической заметки TI, относящаяся к методике настройки петлевого фильтра, придаст вам уверенности ( и, не исключено, что позволит продолжить еретические практики ):

«В любом случае следует рассматривать и возможность оптимизации методом подбора.»

( Optimizing by trial and error should be considered in all cases. ) <-

120 Были проведены дополнительные измерения как старых, так и новых образцов 74HC4046A фирм TI, NXP, ON Semi и Fairchild. Результаты показали хорошую повторяемость по производителям. Изменения нулевой частоты и рабочего диапазона для образцов с 15-летним разбросом даты производства отличались менее чем на 5% . Но при использовании номиналов со схемы 13.99 для микросхем разных производителей частоты менялись как +5%, +160% и -60% относительно значений для TI. <-

121 Например, TI подключает \(R_2\) к источнику \( V_{DD}\) –0.7 V , а ON Semi к \( V_{DD}\)/3 . Коэффициенты усиления токовых зеркал 7.5 и 25 соответственно. Похоже, 74HCT9046 фирмы NXP - самый лучший компонент типа ’4046 среди имеющихся, а графики в справочных данных NXP самые отчётливые. <-

122 Можно посмотреть на это с другой стороны. Сигнал ошибки слабо модулирует VCO на разностной частоте \(Δ f=|f_{REF}-f_{VCO}|\) . Эта модуляция формирует вокруг \( f_{VCO}\) симметричные боковые полосы шириной \(Δ f\) . В одной из этих полос в непосредственной бизости от \( f_{VCO}\) в выходном сигнале фазового детектора возникает постоянная составляющая, которую петлевой фильтр-интегратор вычленяет и возвращает систему в состояние равновесия - синхронизацию. <-

123 Существует изредка используемый термин «pulse-swallowing» - пропуск импульса, который используется и здесь. <-

124 Астрономы и другие въедливые читатели поправят, что период обращения Земли на самом деле на единецу больше - 366.25 [* чой-то они здесь загнули. На самом деле есть «сидерический год» ( 365,25636556 суток ) и «тропический год» ( 365,242199 суток ). Календарь основан на втором ] , и что период вращения не 24 часа, а 23 ч 56 мин 04 сек ( примерно ). Они, возможно, правы, но умников никто не любит [* удобный приём, надо взять на заметку] . <-

125 Эта схема лучше, но также неточна. В солнечном году 365.242374 дня, поэтому есть коррекция более высокого порядка: во всех високосных годах, которые делятся на 100 , но не делятся на 400 , убирается один день. Таким образом, 2000 год является високосным [* т.е. хотя и делится на 100 , но делится и на 400 ] , а 2100, 2200 и 2300 - нет. Такой вариант позволяет поддерживать нужную точность приблизительно 8000 лет. <-

126 Некоторые PLL используют дробные делители для масштабирования опорной частоты ( r ), но всё равно относятся к микросхемам с «дробным коэффициентом». <-

127 Если охота нырнуть в эти бурные воды, ознакомьтесь с технической заметкой ##App Note 1879 фирмы National Semiconductor. <-

128 SRS использует итеративный метод нахождения коэффициентов r и n с помощью управляющего микроконтроллера. Делается начальный выбор, проводится проверка и, если требуется, цикл повторяется, пока коэффициенты не уложатся в требуемый допуск. Весь процесс занимает несколько миллисекунд. <-

129 Сигнал, попадающий на PLL, не обязан быть исходной эфирной посылкой. Речь может идти о «промежуточной частоте» , которая возникает в системе в ходе смешивания и переноса частоты. Метод носит название «супергетеродинная техника» и был предложен Эдвином Армстронгом ( Edwin H. Armstrong ), который предложил также и сам метод FM передачи. Сильные мира обратили на него внимание, отняли изобретение, засудили и довели до самоубийства. <-

130 Есть более хитрый метод BPSK демодуляции, тоже использующий PLL и известный под именем «схема Костаса» . Его параметры сравнимы, но принцип работы понять сложнее, а авторам больше нравится простота. <-

131 Приём имеет говорящее название «оптическая патока» . Если добавить магнитное поле и ещё несколько ингиндиентов, можно приготовить магнитно-оптическую ловушку. <-

132 Которой руководит весьма компетентный доктор Эндрю Спек ( Dr. Andrew Speck ). Авторы признательны ему за это и другие пояснения. <-

133 Все эти события происходят при длине волны используемой в пишущих лазерных дисководах, поэтому можно сэкономить и собрать схему 13.109 на паре диодов от пишущего привода, которые дают излучение мощностью 100 mW (Осторожно! Это реально очень опасно для глаз! ) . [* Подтверждаю, не шутите с ними. Лазеры от пишущих DVD вообще пора к боевым приравнивать] . Управлять системой можно с помощью дифракционной решётки с пьезо приводом, подстраивая токи через диоды так, чтобы длины их волны соответствовали резонансу паров рубидия в резонаторе. Слабые духом люди не заморачиваются такими глупостями и просто заливают проблему деньгами: управляемые полупроводниковые лазеры можно купить у компаний New Focus, ThorLabs или Toptica. <-

134 Точное значение для ценителей - 3.035732439 GHz . <-

Previous part:

Next part: