Часть 5. Архитектура 32-разрядных систем
==87
В 1989 году 32-разрядные системы только начали появляться, но уже скоро они станут определять будущее стековых машин. В §5.1 будут обсуждаться сильные и слабые стороны 32-разрядных стековых процессоров.
В §5.2 обсуждается разработка лаборатории прикладной физики университета Джона Хопкинса FRISC 3 , известная также, как Silicon Composers SC32. FRISC 3 - стековый процессор с жёсткой системой команд, созданный в традициях NC4016 и его преемников, но более универсальный. Он использует сравнительно небольшие стековые буфера со специальной схемой управления.
В §5.3 рассматривается конструкция RTX 32P фирмы Harris. Это процессор с микрокодированной системой команд, ведущий своё происхождение от WISC CPU/16 и является двухкристальной версией процессора WISC CPU/32 . Довольно большие стековые буфера расположены на кристалле. Для повышения гибкости микропрограммный код хранится в оперативной памяти. RTX 32P - прототип, а коммерческий процессор находится в стадии разработки.
В §5.4 представлена разработка Университета Wright State SF1 . Этот процессор относится к группе ML1 и, имея несколько аппаратных стеков, использует стековые кадры для поддержки языка Си и ему подобных. Несмотря на всё это, корни SF1 находятся в группе ML0 и помогают рассмотрению интересного вопроса, в чём состоит преимущество конструкции ML1 перед ML0.
Идеологии построения этих процессоров сильно разнятся, но все они достигают поставленных целей и выполняют стековые программы с очень высокой скоростью.
==87
